AMD presenta los FPGA Spartan UltraScale+ para el borde

Con el borde inteligente en mente, la familia Spartan UltraScale+ de chips lógicos programables representa un importante salto generacional, no sólo en rendimiento y eficiencia energética, sino también en flexibilidad, dijo AMD. Según la empresa, tienen la relación de E/S a celda lógica más alta de su clase. Con hasta 218.000 celdas lógicas y hasta 572 pines de E/S, los chips son adecuados para todo, desde robots y sistemas de redes y control industrial hasta dispositivos médicos y centros de datos, donde pueden servir como pequeños controladores para placas base de servidores.

Kirk Saban, vicepresidente corporativo de la Unidad de Computación Integrada y Adaptativa de AMD, dijo que la última familia Spartan FPGA está más enfocada en sistemas de borde "sensibles a los costos" y "con uso intensivo de E/S".

El FPGA UltraScale+ se basa en la tecnología de proceso FinFET de 16 nm de TSMC, el mismo proceso utilizado por sus FPGA de alto rendimiento, así como por sus familias de chips Artix y Zynq UltraScale+ existentes. Los transistores más avanzados del FPGA proporcionan un aumento significativo del rendimiento en comparación con su predecesor de 28 nm. También utilizan la energía de manera más económica, lo que contribuye a un ahorro de rendimiento estimado del 30 % en comparación con la familia Artix 7 de 28 nm.

Estos chips están alojados en una variedad de paquetes tan pequeños como 10x10 mm con un paso de bola de 0,5 mm. Esto logra una alta densidad de E/S con un tamaño compacto, lo que ahorra espacio en la placa de circuito.

FPGA integradas: la atención se centra en E/S flexibles

AMD está tratando de llevar la flexibilidad única de los FPGA al límite con la familia Spartan UltraScale+.

La lógica programable de la FPGA se puede reorganizar y configurar en cualquier momento, incluso después de integrarla en los sistemas electrónicos de las fábricas, los centros de datos o debajo del capó de los automóviles. Aunque son un desafío, estos chips se pueden programar para ejecutar cargas de trabajo específicas en el sistema, lo que permite una ejecución más rápida que las CPU u otros chips de uso general. En lugar de quitar y reemplazar chips para agregar nuevas funciones al sistema, la FPGA puede evolucionar con el software con el tiempo.

Desde su acuerdo de 49.000 millones de dólares para comprar el gigante de chips programables Xilinx en 2022, AMD ha logrado nuevos avances con su Virtex y otros FPGA de alto rendimiento, que se utilizan ampliamente en todo, desde sistemas aeroespaciales y de defensa hasta hardware. Estableciendo estándares en el segmento superior del mercado en el corazón de las redes 5G. La compañía también está actualizando sus SoC Versal, que integran el tejido lógico programable en el corazón de sus FPGA con núcleos de CPU Arm Cortex-A, núcleos DSP y motores aceleradores de IA para el borde inteligente.

Sin embargo, el líder estadounidense en semiconductores dijo que la familia Spartan UltraScale+ consta de una gama de FPGA muy pequeños y de alta eficiencia que pueden integrarse en una amplia gama de sistemas electrónicos que requieren conectividad adicional.

Si bien sus FPGA de alto rendimiento carecen de la abundancia de lógica programable, AMD dice que el chip Spartan UltraScale+ compensa esto con una alta densidad de pines de E/S e interfaces flexibles, lo que le brinda la capacidad de trabajar con una amplia gama de sensores entre sí. Los componentes básicos de los sistemas electrónicos interactúan. Los pines de E/S de uso general en la FPGA pueden operar a hasta 3,3 V y proporcionar conectividad entre todos para la fusión y el control de sensores.

Los FPGA en la parte superior de la familia Spartan UltraScale+ ofrecen transceptores de 16 Gbps para admitir protocolos avanzados de redes, imágenes y video. También cuentan cada vez con más núcleos DSP (Procesamiento de señal digital). Además, los FPGA integran la interfaz MIPI D-PHY, lo que permite que el procesador interactúe sin problemas con sensores de imagen de hasta 3,2 Gbit/s, así como con otros sensores a través de la interfaz LVDS de hasta 1800 Mbit/s.

La familia más nueva de FPGA Spartan es parte de la serie más grande de FPGA UltraScale+. AMD dijo que complementa sus otros dispositivos "sensibles a los costos", incluidos los FPGA Artix UltraScale+, Artix 7, Spartan 7 y Spartan 6.

El enfoque de la familia Spartan UltraScale+ en la conectividad beneficia a una variedad de sistemas diferentes. Según la compañía, los chips sobresalen en todo, desde expansión IO para microprocesadores y fusión de sensores hasta control de motores y redes industriales. También puede considerar los controladores de administración de placa (BMC), que se utilizan en centros de datos para controlar, monitorear y otorgar acceso a otros procesadores a diversas funciones de la placa base en un servidor.

Spartan UltraScale+ es exigente en términos de almacenamiento y seguridad

La familia Spartan UltraScale+ no es totalmente personalizable. AMD dijo que las FPGA se complementarán con IP duras para memoria y conectividad, dejando las celdas lógicas programables para otros fines.

La FPGA también tiene una IP de controlador reforzada para PCIe Gen 4, lo que le permite conectarse a otros microprocesadores del sistema. El chip insignia de la familia Spartan UltraScale+ cuenta con un controlador de memoria reforzado para acceder a la memoria LPDDR4x y LPDDR5 a hasta 4200 Mbps. Además de la IP reforzada, tiene una IP de controlador de memoria “suave” para conectarse a la memoria DDR4 de hasta 2400 Mbps. El IP duro también contribuye al ahorro de energía porque ya no está compuesto por la lógica programable en la FPGA.

Entre Block RAM, utilizada cuando la lógica programable requiere un acceso muy rápido a la memoria, y UltraRAM, cuando se requiere una memoria masiva en el chip, la FPGA integra hasta 26 MB.

Según AMD, los chips Spartan UltraScale+ también son extremadamente seguros. Cuentan con criptografía poscuántica integrada en la estructura programable del chip. Cada chip también tiene una huella digital única para la identificación del dispositivo con el fin de aumentar la seguridad en el borde de la red. Además, los procesadores tienen contramedidas para protegerse contra ataques de canal lateral, donde los piratas informáticos intentan explotar la funcionalidad del procesador contra ellos mismos.

Cuando los dispositivos electrónicos quedan desprotegidos, los piratas informáticos pueden explotar los chips que contienen para eludir la autenticación, eludir el cifrado y robar la propiedad intelectual (IP) subyacente que contienen. Según AMD, el último FPGA UltraScale+ cuenta con un mecanismo de seguridad en el propio chip que degrada permanentemente el rendimiento si se detecta un intento de ingresar al dispositivo, protegiéndolo de futuras manipulaciones.

El muestreo del FPGA Spartan UltraScale+ está programado para la primera mitad de 2025.