Circuito y funcionalidad de un flip-flop D.
[ad_1]
Las puertas lógicas son los componentes básicos de todas las tecnologías digitales. Sin embargo, la amplia gama de funciones informáticas en el mundo moderno no sería posible sólo con lógica combinatoria. Circuitos. En un circuito hecho enteramente de lógica combinacional, la salida depende únicamente del estado actual de la entrada. Todas las señales viajan directamente desde la entrada a la salida a través de puertas lógicas interconectadas.
Para permitir la computación avanzada y el procesamiento de señales que asociamos con la tecnología digital actual, necesitamos lógica combinacional. Y memoria digital. En otras palabras: necesitamos lógica secuencial. Si bien la lógica combinatoria nos permite construir dispositivos útiles como sumadores, multiplexores y codificadores, es la lógica secuencial la que nos permite ingresar al ámbito de los microprocesadores.
En un circuito lógico secuencial, la salida depende de la Serie– tanto el estado actual como la progresión – de las señales de entrada. Esto permite la creación de dispositivos digitales con memoria, como pestillos y flip-flops. Aunque ambos tipos de circuitos funcionan como dispositivos de almacenamiento digital, existe una diferencia importante entre ellos:
- Un pestillo es nivel controladoEsto significa que responde a las señales de entrada cuando una entrada "Enable" está activa, por ejemplo durante el pulso lógico alto de una señal de reloj.
- Un flip-flop es borde controladoEsto significa que responde a las señales de entrada cuando una entrada "Enable" cambia de estado, por ejemplo en el flanco ascendente de una señal de reloj.
En aplicaciones prácticas, normalmente es más deseable tener un dispositivo de almacenamiento que responda a los estados de entrada sólo en el momento de un evento específico. Por este motivo, las chanclas se utilizan mucho más habitualmente.
El flip-flop D es, en mi opinión, el flip-flop más importante; incluso me atrevería a llamarlo el subcircuito más importante de la memoria digital. En este artículo conoceremos más sobre su comportamiento eléctrico y estructura interna.
¿Qué es una chancla D?
Llamado así por su única entrada de datos, el flip-flop D hace exactamente lo que una celda de memoria necesita hacer: almacena el nivel lógico de entrada como voltaje de salida en el momento de la transición activa de una señal de control, mientras que en todos los demás momentos simplemente mantiene el voltaje de salida.
La Figura 1 muestra un flip-flop D simple. Como puedes ver, tiene cuatro terminales:
- Una entrada de datos (D).
- Un reloj o entrada de control (C).
- Una edición (q).
- Una versión invertida de la salida (q).
Ilustración 1. Símbolo de circuito para un flip-flop D simple. Los terminales son una entrada de datos (D), un reloj o entrada de control (C), una salida (q) y una versión invertida de la salida (q). Imagen cortesía de Tony R. Kuphaldt
La Tabla 1 describe el funcionamiento de un flip-flop D que responde al flanco ascendente de una señal de reloj.
Tabla 1. Tabla de verdad para un flip-flop D.
|
Reloj |
D |
q |
|
Flanco ascendente |
0 |
0 |
|
Flanco ascendente |
1 |
1 |
|
Flanco descendente |
X |
qúltimo |
La X en la línea del borde descendente significa que el nivel lógico de D es irrelevante. q solo se ve influenciado por el estado de entrada en el flanco ascendente. En los flancos ascendentes de la señal del reloj, la entrada de datos se muestrea y se envía al q Producción. Podemos ver esto en el dominio del tiempo mirando el diagrama de tiempos en la Figura 2.
Figura 2. Diagrama de tiempos de un flip-flop D. Imagen (modificada) cortesía de Tony R. Kuphaldt
Ocho flip-flops D, controlados por el flanco ascendente o descendente de la misma señal de reloj, pueden funcionar como registros de un byte (8 bits). Combinado con un circuito decodificador, una colección de registros de un byte actúa como un banco de memoria.
Para comprender la estructura de la puerta lógica interna del flip-flop D, examinemos los siguientes bloques funcionales:
El obturador SR
El Set-Reset Latch (SR) es el subcircuito básico de la lógica secuencial. Este pestillo, que llega a la memoria a través de retroalimentación, se puede construir a partir de puertas NOR o NAND. La Figura 3 muestra un pestillo SR implementado como dos puertas NOR acopladas cruzadas.
Figura 3. Pestillo SR implementado como dos puertas NOR cruzadas. Imagen cortesía de Tony R. Kuphaldt
Al devolver las señales de salida a los terminales de entrada, el pestillo SR puede mantener un estado de salida anterior. La siguiente tabla de verdad proporciona el comportamiento de entrada-salida del pestillo.
Tabla 2. Tabla de verdad del pestillo SR.
|
S |
R |
q |
q |
|
0 |
0 |
cerrar |
cerrar |
|
0 |
1 |
0 |
1 |
|
1 |
0 |
1 |
0 |
|
1 |
1 |
inválido |
Para comprender este comportamiento, considere la siguiente secuencia de eventos:
- Supongamos primero S es alto y R es bajo. q será, por tanto, elevado.
- Conduce ahora S demasiado bajo desde el punto de vista lógico. Ambas entradas ahora son bajas y q sigue siendo alto: está "bloqueado", lo que significa que mantiene su estado anterior.
- Conduce ahora R a alto lógico. Con R lógicamente alto y S lógicamente bajo, q será bajo.
- Conduce ahora R demasiado bajo desde el punto de vista lógico. Una vez más ambas entradas son bajas, pero esta vez q es bajo.
La misma combinación de entradas produce un estado de salida diferente en el paso 4 que en el paso 2. Esto se debe a que el circuito se ve afectado tanto por el estado de entrada actual como por el estado de salida anterior.
Para que el pestillo SR sea más útil, necesitamos circuitos adicionales que nos permitan determinar cuándo el pestillo responde o no a su estado de entrada. La Figura 4 muestra un pestillo SR "cerrado", es decir, un pestillo SR con una señal de activación/desactivación. La señal de control está etiquetada mipara “Activar”.
Figura 4. Un pestillo SR cerrado. Imagen cortesía de Tony R. Kuphaldt
Con esta adición ahora tenemos un pestillo controlado por nivel - cuando mi es bajo, el bloqueo se comporta así S Y R estan bajos. En otras palabras, una baja lógica mi Pone el pestillo en modo "preservar la salida anterior", independientemente del verdadero estado del S Y R Entradas.
La barra D
Técnicamente, no necesitamos una entrada de configuración y de reinicio para almacenar un solo bit en la memoria. Una celda de memoria que simplemente almacena el nivel lógico de una señal de entrada tiene más sentido intuitivo. Por eso tenemos la barra D (Figura 5).
Figura 5. Bloqueo de anuncios. Imagen cortesía de Tony R. Kuphaldt
Como muestra el diagrama, un pestillo D es simplemente un pestillo SR cerrado en el que el S La entrada cambia de nombre. D y eso R La entrada es siempre la inversa de D. Este arreglo hace eso S = R = 1 estado (no válido) y el S = R = 0 (Enclavamiento) Condición imposible. Como vemos en la Tabla 3, q sigue Dy el modo de bloqueo se logra sólo mediante mi Señal.
Tabla 3. Tabla de verdad para una barra D.
| mi | D | q | q |
| 0 | 0 | cerrar | cerrar |
| 0 | 1 | cerrar | cerrar |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
El detector de pulso
Para convertir un D-latch activado por nivel en un flip-flop D activado por flanco, necesitamos un detector de pulso, un circuito que convierte un pulso ancho en un pulso muy estrecho alineado con el flanco ascendente o descendente del pulso. El diagrama de la Figura 6 muestra una forma de implementar un detector de pulso. En este caso, varios inversores conectados en serie crean un breve retardo. La puerta AND utiliza las entradas primaria y retardada para producir un pulso estrecho.
Figura 6. Un detector de impulsos formado por varios inversores conectados en serie. Imagen cortesía de Tony R. Kuphaldt
Cuando pasamos las barras D mi Si pasamos la señal a través de un detector de pulso antes de enviarla a las puertas AND, tenemos un flip-flop D que se comporta como si solo respondiera a las entradas en el momento de la señal. mi Flanco ascendente o descendente de la señal. En realidad, el flip-flop todavía está activado por nivel, pero el nivel de interés ahora es el estado activo de la salida del detector de pulsos. Este estado activo es siempre muy breve.
Resumen
El flip-flop D es un componente importante incluso para las tecnologías digitales más avanzadas. Antes de concluir, me gustaría señalar que la estructura descrita anteriormente no es el único método para crear una. Por ejemplo, un flip-flop D activado por flanco ascendente se puede fabricar a partir de tres pestillos SR conectados entre sí. En cualquier caso, el circuito sigue siendo bastante sencillo en diseño y funcionamiento.
Imagen destacada (modificada) cortesía de Adobe Stock
[ad_2]
Deja una respuesta