//php echo do_shortcode(‘[responsivevoice_button voice=»US English Male» buttontext=»Listen to Post»]’) ?>
Samsung Electronics afirma ser una primicia mundial, ya que planea comenzar a producir chips utilizando una nueva arquitectura de transistores de nanoláminas en el nodo de proceso de 3nm líder en la industria.
La segunda fundición de chips más grande del mundo implementó la tecnología de nanoláminas, también conocida como Gate-All-Around (GAA), principal rival de Taiwan Semiconductor Manufacturing Company (TSMC), cuyo objetivo es adoptar la tecnología para la producción en 2025. TSMC planea iniciar la producción de chips de 3 nm a finales de este año.
La tecnología Nanosheet promete superar las limitaciones de rendimiento de FinFET, el proceso de chip 3D actual utilizado por Samsung y TSMC en los nodos de 7nm y 5nm. Se espera que Nanosheet mejore la eficiencia energética al reducir los niveles de voltaje de suministro del chip mientras mejora el rendimiento al aumentar la capacidad de corriente de la unidad.
Samsung utilizará primero la arquitectura de nanoláminas para fabricar chips para aplicaciones informáticas de bajo consumo y alto rendimiento, seguido de procesadores móviles, dijo la compañía en un comunicado de prensa.
«Seguimos demostrando nuestro liderazgo en la aplicación de tecnologías de próxima generación a la fabricación, como la primera compuerta de metal de alta K de la industria de la fundición, FinFET y EUV (Litografía ultravioleta extrema)», dijo Siyoung Choi, presidente de Foundry Business en Samsung Electronics. . «Continuaremos con la innovación activa en el desarrollo tecnológico competitivo y construiremos procesos que ayuden a acelerar la madurez tecnológica».
Buscar APP
Samsung dijo que ha desarrollado nanoláminas con canales más amplios que permiten un mayor rendimiento y una mayor eficiencia energética en comparación con las tecnologías de cajeros automáticos de la competencia que utilizan nanocables con canales más estrechos. La compañía espera ajustar el ancho del canal de las nanoláminas para optimizar el consumo de energía y el rendimiento para satisfacer las diversas necesidades de los clientes.
Se espera que GAA brinde beneficios de rendimiento, potencia y área (PPA). En comparación con 5 nm, Samsung dijo que el proceso de 3 nm de primera generación puede reducir el consumo de energía hasta en un 45 %, mejorar el rendimiento en un 23 % y reducir el área en un 16 %. El proceso de 3 nm de segunda generación reducirá el consumo de energía hasta en un 50 %, mejorará el rendimiento en un 30 % y reducirá el área en un 35 %, según la empresa.
Mejorando EDA con socios SAFE
A partir del tercer trimestre de 2021, la empresa ha estado proporcionando la infraestructura de diseño a través de sus socios Samsung Advanced Foundry Ecosystem (SAFE), incluidos Ansys, Cadence, Siemens y Synopsys.
«Felicitaciones a Samsung por este hito en la producción de GAA de 3nm», dijo Tom Beckley, vicepresidente senior de Custom IC & PCB Group de Cadence. «Cadence ha trabajado en estrecha colaboración con Samsung Foundry para permitir que los clientes logren un rendimiento, potencia y área óptimos para este nodo con nuestras soluciones digitales, desde la caracterización de la biblioteca hasta la implementación y aceptación del flujo digital completo».
Para Samsung, la generación de 3 nm es una oportunidad para cerrar la brecha con TSMC. Para los nodos avanzados de 7nm y 5nm, TSMC tenía más del 90% del mercado en 2021, según la firma de investigación de mercado Gartner.
Según el analista de Bernstein, Mark Li, Samsung es la primera empresa en adoptar la tecnología de nanoláminas, pero eso ha disuadido a clientes como Qualcomm y Nvidia por las preocupaciones sobre los riesgos de ejecución para TSMC. La comercialización de nueva tecnología con calidad, rendimiento y, por lo tanto, costo y volumen predecibles requiere una evaluación cuidadosa de las capacidades de preparación y ejecución, y aquí es donde TSMC difiere, según Li.
