Este pequeño chip puede proteger los datos del usuario y al mismo tiempo permitir una informática eficiente en un teléfono inteligente | Noticias del MIT

Las aplicaciones de seguimiento de la salud pueden ayudar a las personas a controlar enfermedades crónicas o mantener objetivos de acondicionamiento físico, todo con la facilidad de un teléfono inteligente. Sin embargo, estas aplicaciones pueden ser lentas y energéticamente ineficientes porque los extensos modelos de aprendizaje automático que las sustentan deben moverse de un lado a otro entre un teléfono inteligente y un servidor de almacenamiento central.

Los ingenieros suelen acelerar el trabajo utilizando hardware que reduce la necesidad de mover tantos datos de un lado a otro. Aunque estos aceleradores de aprendizaje automático pueden optimizar la computación, son vulnerables a atacantes que pueden robar información secreta.

Para mitigar esta vulnerabilidad, investigadores del MIT y del MIT-IBM Watson AI Lab han desarrollado un acelerador de aprendizaje automático que es resistente a los dos tipos de ataques más comunes. Su chip puede mantener privados los registros de salud, la información financiera u otros datos confidenciales de un usuario, al tiempo que permite que modelos masivos de IA se ejecuten de manera eficiente en los dispositivos.

El equipo desarrolló varias optimizaciones que permiten una alta seguridad y solo ralentizan ligeramente el dispositivo. Además, la seguridad adicional no afecta la precisión de los cálculos. Este acelerador de aprendizaje automático podría resultar especialmente útil para aplicaciones sofisticadas de IA, como la realidad virtual y aumentada o la conducción autónoma.

Si bien la implementación del chip haría que un dispositivo fuera un poco más caro y menos eficiente energéticamente, a veces es un precio que vale la pena pagar por la seguridad, dice el autor principal Maitreyi Ashok, estudiante graduado en ingeniería eléctrica e informática (EECS) en el MIT.

“Es importante diseñar teniendo en cuenta la seguridad desde cero. Intentar añadir incluso un nivel mínimo de seguridad después de diseñar un sistema es prohibitivamente caro. Pudimos equilibrar eficazmente muchas de estas compensaciones durante la fase de diseño”, afirma Ashok.

Sus coautores incluyen a Saurav Maji, estudiante de doctorado de EECS; Xin Zhang y John Cohn del MIT-IBM Watson AI Lab; y la autora principal Anantha Chandrakasan, directora de estrategia e innovación del MIT, decana de la Escuela de Ingeniería y profesora Vannevar Bush de EECS. Los resultados de la investigación se presentarán en la Conferencia de circuitos integrados personalizados del IEEE.

Susceptibilidad a los canales laterales.

Los investigadores se centraron en un tipo de acelerador de aprendizaje automático llamado Digital In-Memory Compute. Un chip IMC digital realiza cálculos en la memoria de un dispositivo, donde se almacenan partes de un modelo de aprendizaje automático después de ser transmitidas desde un servidor central.

El modelo completo es demasiado grande para almacenarlo en el dispositivo, pero al dividirlo en partes y reutilizarlas tanto como sea posible, los chips IMC reducen la cantidad de datos que deben moverse de un lado a otro.

Pero los chips IMC pueden ser vulnerables a los piratas informáticos. En un ataque de canal lateral, un pirata informático monitorea el consumo de energía del chip y utiliza técnicas estadísticas para aplicar ingeniería inversa a los datos a medida que el chip los calcula. En un ataque de sondeo de bus, el hacker puede robar partes del modelo y del conjunto de datos sondeando la comunicación entre el acelerador y la memoria fuera del chip.

El IMC digital acelera la computación al ejecutar millones de operaciones simultáneamente, pero esta complejidad dificulta la prevención de ataques con medidas de seguridad tradicionales, afirma Ashok.

Ella y sus colegas adoptaron un enfoque triple para bloquear los ataques de sondeo de canales laterales y autobuses.

Primero, utilizaron una medida de seguridad que divide los datos del IMC en partes aleatorias. Por ejemplo, un bit cero podría dividirse en tres bits que aún son cero después de una operación lógica. El IMC nunca cuenta con todas las partes en el mismo proceso, por lo que un ataque de canal lateral nunca podría reconstruir la información real.

Sin embargo, para que esta técnica funcione, se deben agregar bits aleatorios para dividir los datos. Dado que el IMC digital realiza millones de operaciones simultáneamente, generar tantos bits aleatorios requeriría demasiados cálculos. Para su chip, los investigadores encontraron una manera de simplificar los cálculos, facilitando la división de datos de manera efectiva y eliminando la necesidad de bits aleatorios.

En segundo lugar, impidieron ataques de sondeo de bus utilizando un cifrado simple que cifra el modelo almacenado en la memoria fuera del chip. Este cifrado ligero sólo requiere cálculos simples. Además, sólo descifraron las partes del modelo almacenadas en el chip cuando fue necesario.

En tercer lugar, para mejorar la seguridad, generaron la clave que descifra el cifrado directamente en el chip, en lugar de moverlo de un lado a otro con el modelo. Generaron esta clave única a partir de variaciones aleatorias del chip introducidas durante la fabricación, utilizando una característica llamada físicamente no clonable.

“Tal vez un cable sea un poco más grueso que el otro. Con estas variaciones podemos sacar ceros y unos de un circuito. Para cada chip, podemos obtener una clave aleatoria, que debería ser consistente porque estas propiedades aleatorias no deberían cambiar significativamente con el tiempo”, explica Ashok.

Reutilizaron las celdas de memoria del chip y explotaron las imperfecciones de esas celdas para generar la clave. Esto requiere menos esfuerzo computacional que generar una clave desde cero.

“Dado que la seguridad se ha convertido en un tema crítico en el diseño de dispositivos perimetrales, existe la necesidad de desarrollar una pila de sistemas completa centrada en operaciones seguras. Este trabajo se centra en la seguridad para cargas de trabajo de aprendizaje automático y describe un procesador digital que aprovecha la optimización cruzada. Incluye acceso a datos cifrados entre la memoria y el procesador, enfoques para prevenir ataques de canales laterales mediante aleatorización y explotación de la variabilidad para generar códigos únicos. Estos diseños serán cruciales en los dispositivos móviles del futuro”, afirma Chandrakasan.

prueba de seguridad

Para probar su chip, los investigadores asumieron el papel de piratas informáticos e intentaron robar información secreta mediante ataques de sondeo de bus y de canal lateral.

Incluso después de millones de intentos, no pudieron reconstruir ninguna información real ni extraer partes del modelo o conjunto de datos. La cifra también siguió siendo indescifrable. Por el contrario, sólo se necesitaron unas 5.000 muestras para robar información de un chip desprotegido.

La seguridad adicional redujo la eficiencia energética del acelerador y también requirió un área de chip más grande, lo que encarecería la producción.

El equipo planea explorar métodos que podrían reducir el consumo de energía y el tamaño de su chip en el futuro, lo que facilitaría la implementación a gran escala.

“Cuanto más caro se vuelve, más difícil resulta convencer a alguien de que la seguridad es fundamental. El trabajo futuro podría explorar estas compensaciones. Quizás podríamos hacerlo un poco menos seguro, pero más fácil de implementar y más barato”, afirma Ashok.

La investigación está financiada en parte por el MIT-IBM Watson AI Lab, la National Science Foundation y una beca de ingeniería Mathworks.