[ad_1]
El crecimiento significativo en la cantidad de núcleos lógicos en un chip aumenta la cantidad de redes en chip (NoC) por sistema en chip (SoC), lo que aumenta la complejidad del diseño. La demanda de mejor potencia, rendimiento y utilización del área (PPA) está aumentando, lo que genera presión para lograr mayores niveles de conciencia física y optimización en NoC y SoC. Además, los rápidos ciclos de innovación y la prisa por llegar al mercado requieren IP probada con silicio, ya que cualquier otra cosa es demasiado arriesgada.
Arteris aborda esta demanda de innovación en SoC proporcionando IP de sistemas semiconductores para acelerar el desarrollo de SoC. La propiedad intelectual (IP) de interconexión de red en chip y la tecnología de integración SoC de la empresa permiten un mayor rendimiento del producto con un menor consumo de energía y un tiempo de comercialización más rápido.
El uso de estas técnicas patentadas de NoC para obtener resultados de comunicación en el chip puede ayudar a cumplir con las especificaciones del proyecto, reducir el riesgo del proyecto, acortar el tiempo de comercialización y mejorar la economía del SoC en comparación con las interconexiones heredadas y derivadas manualmente.
Las tecnologías de automatización IP y SoC de interconexión de Arteris utilizadas junto con varias arquitecturas de procesador eventualmente se mapearán en tecnologías de fabricación de semiconductores. La tecnología IP de interconexión NoC de la empresa es altamente diferenciada y brinda la capacidad de optimizar la topología IP con conciencia física. Esto lo hace parte del ecosistema con empresas como Cadence, Synopsys y Siemens EDA. También se está implementando en ecosistemas de fabricación de semiconductores como los de GlobalFoundries, Intel Foundry Services, Samsung Foundry y TSMC.
Enlaces relacionados:
[ad_2]