[ad_1]
//php echo do_shortcode(‘[responsivevoice_button voice=»US English Male» buttontext=»Listen to Post»]’) ?>
Corporación Global Unichip. (GUC), líder avanzado de ASIC, ha anunciado que la interfaz IP GLink 2.3LL (GUC’s Die-to-Die Link) para las plataformas de integración de chiplets InFO y CoWoS® de TSMC ha pasado la validación de silicio y en TSMC 2022 se presentará en Open Innovation Foro del ecosistema Platform® (OIP) en el Centro de Convenciones de Santa Clara el 26 de octubre de 2022.
El borde es el recurso más escaso y GLink 2.3LL permite su uso más eficiente al transportar 2,5 Tbps de tráfico de usuario full-duplex por mm de borde. Con una latencia de extremo a extremo de 5 ns y un consumo de energía medido de 0,27 pJ/bit, esta es la interfaz de chiplet más eficiente del mercado. GLink 2.3LL es compatible con InFO_oS y todos los tipos de CoWoS (tanto de silicio –S como de interposición orgánica –R). Los principales clientes de IA, CPU y automoción lo han adoptado para sus productos de última generación.
GUC ofrece puentes de bus AXI, CXS o CHI completos con parámetros configurables (ancho de bus y otras propiedades) mediante una interfaz física GLink 2.3LL. Los FIFO integrados de cruce de dominio de reloj (CDC) de TX y RX permiten que las frecuencias de reloj independientes para los chips interconectados se cambien sobre la marcha sin interrumpir el tráfico de datos. El GLink 2.3LL IP incluye una máquina de estado de hardware para el entrenamiento de enlaces y el seguimiento automático de los cambios de voltaje y temperatura durante el funcionamiento normal, por lo que el software del usuario no está involucrado en el control de la interfaz. El entrenamiento y el seguimiento se realizan completamente en el lado RX sin interacción entre los chips y cumple con los estrictos requisitos de seguridad funcional automotriz. La alta tolerancia a la diafonía de las E/S GLink 2.3LL permite el enrutamiento CoWoS/InFO sin blindaje, duplicando efectivamente el número de carriles de señal para el intercalador o RDL. GLink 2.3LL presenta carriles redundantes que reemplazan los carriles fallidos durante las pruebas de producción o en el campo. El sistema de monitorización de interconexión de proteanTecs está integrado en el PHY. Se puede usar para monitorear la calidad de la señal de cada carril físico durante el funcionamiento normal para observar la degradación del carril debido a los efectos físicos de TSMC CoWoS o Info_oS. Esto respalda las decisiones de reemplazar las pistas de calidad marginal por otras redundantes para evitar fallas en el sistema y extender el ciclo de vida del producto.
La versión de GLink 2.3LL para TSMC N3E estará disponible en el primer trimestre de 2023 y la versión de GLink Automotive para el proceso TSMC N5A estará lista en 2024. Implementación de GUC de UCIeTM aprovecha nuestra experiencia con muchas generaciones probadas de silicio de GLink IP y nos abre camino a UCIeTM riesgo bajo.
“Las arquitecturas basadas en chiplets que utilizan CoWoS e InFO se han convertido en la corriente principal de los productos de infraestructura y GUC se encuentra en una posición única con su larga historia de diseño de IP de HBM y GLink y la fabricación de productos CoWoS en volumen. Con la nueva validación de silicio GLink 2.3LL, GUC demuestra su compromiso a largo plazo de proporcionar la solución total 2.5D más competitiva, que incluye un controlador y PHY HBM3 probado con silicio, el primero en la industria, interfaces de chiplet GLink 2.5D y 3D, eléctricas y térmicas. simulaciones, diseño de cajas, DFT y pruebas de producción, experiencia en fabricación de CoWoS e InFO”, explica Sean Tai, presidente de GUC.
“Diseñamos nuestras IP para que funcionen sin problemas en ASIC de chips múltiples de más de 1000 W. Probamos su inmunidad al ruido de alta potencia, la temperatura y los ciclos de voltaje con meses de funcionamiento sin problemas en condiciones muy duras. Usamos nuestra experiencia en producción de ASIC para definir un completo conjunto de pruebas de validación de silicio. Estamos comprometidos a duplicar la densidad del ancho de banda cada año mientras mantenemos el consumo de energía y la latencia bajos para habilitar los procesadores de CPU, GPU, DPU, IA, automotrices y de red del futuro”, dijo Igor Elkanovich, CTO de GUC.
Aspectos destacados clave de GLLink 2.3LL
- Proceso: TSMC N5/N4, N3E y N5A (Automoción)
- Tráfico de usuario full-duplex de 2,5 Tbps por hebra de 1 mm
- Potencia de medición: 0,27 pJ/bit (es decir, 0,27 W por 1 Tbit/s de tráfico de usuario full-duplex, TX y RX simultáneamente)
- Puentes de matriz a matriz AXI, CXS y CHI con latencia de bus a bus de 5 ns, incluidos FIFO de cruce de dominio de reloj (CDC) TX y RX
- Admite inFO-oS y todos los tipos de CoWoS-S/R/L (tanto intercaladores de silicio como orgánicos)
- BER sin procesar < 1E-20 y BER << 1FIT después de la verificación y retransmisión de errores CRC incorporada utilizando el búfer de reproducción incorporado
Descubra más sobre la solución global GLink IP con InFO/CoWoS de GUC
Para obtener más información, comuníquese directamente con su representante de ventas de GUC o envíe un correo electrónico a guc_sales@guc-asic.com
Acerca de GUC
CORPORACIÓN GLOBAL UNICHIP. (GUC) es el líder ASIC avanzado que brinda a la industria de semiconductores servicios líderes de implementación de circuitos integrados y fabricación de SoC utilizando tecnología avanzada de procesamiento y empaque. Con sede en Hsin-chu, Taiwán, GUC ha construido una reputación mundial con presencia en China, Europa, Japón, Corea y América del Norte. GUC cotiza en la Bolsa de Valores de Taiwán con el símbolo 3443. Visite www.guc-asic.com para más información
[ad_2]