[ad_1]
//php echo do_shortcode(‘[responsivevoice_button voice=»US English Male» buttontext=»Listen to Post»]’) ?>
Nada dice tanto como una tecnología que ha sobrevivido a fusiones y adquisiciones.
La última iteración de la memoria de expansión HyperRAM de Infineon Technologies tiene sus orígenes en Spansion, que se fusionó con Cypress Semiconductor a finales de 2014. Anunciado por primera vez a principios de 2015 como un dispositivo RAM complementario, HyperRAM fue diseñado para su uso en sistemas en chip (SoC) y microcontroladores (MCU) donde tanto la RAM como el flash están conectados a la misma interfaz HyperBus; El desarrollo de la tecnología HyperRAM inicial estuvo influenciado por el trabajo previo en las tecnologías HyperBus e HyperFlash.
Desde el debut de HyperRAM, las tecnologías y los casos de uso han evolucionado, aunque IoT ha sido una fuerza impulsora para ello. Innovación de memoria con menor rendimiento durante la ultima decada. Con HyperRAM 3.0, Infineon está apuntando a la memoria volátil de alto ancho de banda y bajo número de pines basada en pSRAM para aplicaciones que requieren memoria RAM extendida, incluido el almacenamiento en búfer de video, la automatización de fábrica y vehículos automotrices para todo. (V2X) y la llamada inteligencia artificial de las cosas (AIoT), dijo Shivendra Singh, ingeniero principal principal de los productos HyperRAM de la compañía. También es útil para cualquier aplicación que requiera memoria y almacenamiento en búfer de datos para cálculos matemáticos intensivos, incluidos los sistemas integrados.
Un gran punto de venta de HyperRAM cuando se presentó fue su bajo número de pines, lo que lo hace ideal para IoT y casos de uso automotriz, así como SoC y MCU: un paquete más pequeño ahorra dinero y permite diseños rentables, ya que el pin más alto El rendimiento de la interfaz HyperBus permite un mejor rendimiento y permite el uso de MCU con menos pines y PCB con menos capas.
La interfaz de tamaño reducido y bajo número de pines reduce la complejidad del diseño, pero no a expensas del rendimiento, dijo Singh.
HyperRAM ofrece un mejor rendimiento que las tecnologías existentes en el mercado, como B. pSRAM y SDR-DRAM, con un rendimiento mucho mayor por pin, mientras sigue siendo eficiente desde la perspectiva del consumo de energía.
«El consumo de energía es otra consideración importante para la mayoría de los casos de uso», dijo, ya sea para conservar energía o extender la vida útil de la batería del sistema. El consumo de energía es un problema en el borde, especialmente porque los dispositivos se están volviendo inherentemente más inteligentes: el AIoT.
HyperRAM 3.0 ha visto varios aumentos en la densidad de la memoria desde que se introdujo la tecnología por primera vez, con 512 MB ahora disponibles en el extremo superior. La compatibilidad con la nueva interfaz HyperBus mejorada permite velocidades de datos de 800 MB/s. Ambos tienen calificación AEC-Q100 y admite grados de temperatura industriales y automotrices de hasta 125˚C; HyperRAM 3.0 ahora está disponible en uno Paquete BGA-49.
Hubo una brecha significativa entre la primera y la segunda iteración de HyperRAM: la versión 2.0 se introdujo en 2021 con soporte para Octal y xSPI Interfaces compatibles con HyperBus JEDEC con velocidades de datos de hasta 400 MB/s. Que HiperRAM original de 64 MB se comunica a la misma velocidad que HyperFlash, con un rendimiento de lectura de hasta 333 MB/s y una latencia de lectura/escritura de matriz de 36 ns.
Combinarlos en la interfaz HyperBus permitió reducir el número total de pines de alrededor de 40 a 12. Aunque un menor número de pines podría significar un paquete más pequeño, la reducción de tamaño podría variar según el caso de uso y las funciones y características adicionales deseadas.
Un caso de uso típico para HyperRAM 3.0 podría ser sistemas de visualización/gráficos o procesamiento de IA de borde en un entorno industrial utilizando un BGA de 49 bolas que mide 8 × 8 mm con una densidad de 256 MB y un ancho de bus de datos de 16 bits, dijo Singh Infineon. fue capaz de duplicar la tasa de datos sin aumentar la velocidad del reloj.
HyperRAM llena el vacío entre DDR4/DDR5 DRAM, que se está volviendo más complejo mientras que DDR3 e inferiores están en modo de mantenimiento, agregó. «Los proveedores de DDR se están moviendo hacia nodos de mayor tecnología, mayor rendimiento y mayor densidad».
Artículos relacionados
Infineon lleva FRAM al espacio
[ad_2]