[ad_1]
– Publicidad –
![](https://www.electronicsforu.com/wp-contents/uploads/2024/02/EFY-MPLAB-Software-Updates-Eng-300x250H.jpg)
Ubicación: Bangalore
Compañía: Intel
- Desarrolla el diseño lógico, la codificación de nivel de transferencia de registros (RTL) y la simulación de una IP necesaria para generar bibliotecas de células, unidades funcionales, bloques de IP y subsistemas para su integración en diseños de chips completos. Participa en la definición de las características arquitectónicas y microarquitectónicas de la manzana a diseñar.
- Aplica diversas estrategias, herramientas y metodologías para escribir RTL y optimizar la lógica para calificar el diseño para cumplir con los objetivos de rendimiento, potencia, área y tiempo, así como la integridad del diseño para la implementación física.
- Revisa el plan de verificación y la implementación para garantizar que las características de diseño se verifiquen correctamente y decide e implementa acciones correctivas para las pruebas RTL fallidas para garantizar la corrección de las características.
- Ayuda a los clientes de SoC a garantizar una integración y verificación de alta calidad del bloque de IP. Promueve el cumplimiento del control de calidad para una transferencia fluida de SoC IP.
[ad_2]