[ad_1]
//php echo do_shortcode(‘[responsivevoice_button voice=»US English Male» buttontext=»Listen to Post»]’) ?>
Durante el proceso de fabricación, los fabricantes de chips de lógica, memoria y dispositivos especiales se esfuerzan por producir chips predeciblemente perfectos en grandes volúmenes con precisión nanoscópica. Al mismo tiempo, se esfuerzan por sacar el máximo partido de una oblea al menor coste. No es fácil, y nuestra experiencia demuestra que a medida que los chips escalan a geometrías más pequeñas, la tarea se vuelve más difícil.
Particularmente problemático fue lidiar con el área redondeada o inclinada en la circunferencia de la oblea, comúnmente conocida como bisel (Figura 1). A medida que se graban capas sobre capas para crear estructuras diminutas y formar chips de próxima generación, la superficie biselada, normalmente lisa, puede volverse picada o rugosa, y se pueden acumular películas o residuos de procesamiento.
En pasos posteriores, estos subproductos a menudo pueden desprenderse y migrar a áreas activas de la oblea, lo que podría provocar defectos y comprometer la capacidad de producir un chip uniforme y sin defectos.
La historia muestra que estos desafíos se intensifican a medida que avanzan la memoria y la lógica. Los materiales utilizados para crear lógica avanzada y circuitos 3D NAND han producido más subproductos y tienen mayores vulnerabilidades; Además, las técnicas de envasado con obleas imponen nuevos requisitos estrictos en cuanto a la planitud y uniformidad de los biseles.
Durante los últimos 15 años, los fabricantes de chips han intentado resolver estos problemas relacionados con los chaflanes mientras maximizan el área disponible en una oblea a partir de la cual se pueden fabricar chips utilizables. Con la llegada de las técnicas de litografía por inmersión en la década de 2000, la importancia de la integridad del borde de la oblea aumentó porque el proceso de inmersión en líquido es susceptible a la propagación del material que causa defectos.
En el complejo entorno de fabricación actual, aumentar el rendimiento de los chips es un paso difícil pero fundamental para ayudar a los fabricantes de chips a maximizar la productividad de sus fábricas y ofrecer dispositivos avanzados de forma rentable.
Un enfoque popular en los últimos años ha sido la limpieza por grabado en bisel, particularmente cuando se forman estructuras como aislamiento de zanjas poco profundas (STI) y vías. Desde entonces, la limpieza por grabado en bisel de Lam Research se ha utilizado en muchos puntos estratégicos a lo largo de la línea de producción, como después del grabado, antes y después de la deposición, y antes de la litografía. Estas medidas han demostrado ser efectivas para reducir la acumulación que causa errores y aumentar el rendimiento del dispositivo hasta entre un 0,2 y un 0,5 % por paso, una ganancia significativa en un entorno de producción de alto volumen y de última generación. Otras ventajas son una mayor estabilidad del rendimiento y zonas de exclusión de bordes cada vez más pequeñas.
Grabado en chaflán: necesario, pero no suficiente
Si bien la limpieza del bisel sigue siendo necesaria, surgen nuevos desafíos a medida que evolucionan las arquitecturas. Por ejemplo, los largos procesos de grabado húmedo utilizados para zanjas 3D NAND de alta relación de aspecto requieren productos químicos que a menudo causan graves daños por picaduras y biseles.
Los dispositivos lógicos avanzados que utilizan interconexiones metálicas intermedias de final de línea (iBEOL) para el enrutamiento local como parte de estrategias de integración secuencial 3D (por ejemplo, CMOS sobre CMOS) también presentan nuevos desafíos porque las líneas metálicas están hechas de cobre y tantalio. o… otros materiales penetran en la zona del chaflán. La limpieza de chaflanes puede resultar beneficiosa, aunque sólo de forma limitada, ya que no puede proteger contra la migración no deseada de pequeñas partículas metálicas.
Además, la creciente prevalencia de técnicas de envasado 3D que utilizan la unión de obleas está introduciendo restricciones muy estrictas en la variación de la película y el desenrollado del perfil en el perímetro de la oblea, incluido el bisel, para evitar la pérdida de rendimiento en el proceso de unión. La formación de huecos, la falta de hermeticidad y la reducción de la fuerza de unión se han identificado como problemas en el sector MEMS, donde la unión de obleas se usa ampliamente pero las geometrías son menos exigentes.
La llegada de la deposición en bisel
Afortunadamente, ha surgido una nueva forma de abordar estos desafíos: la deposición selectiva de PECVD de una película dieléctrica sintonizable y controlada con precisión en el bisel (Figura 2). Entre otros beneficios, este tipo de proceso de deposición agrega una capa de protección frente a pasos de procesamiento exigentes (por ejemplo, grabado húmedo prolongado), reduce significativamente las variaciones de rugosidad y planitud y reduce el riesgo de contaminación y daños al encapsular pilas de películas complejas y sus materiales de unión expuestos. en el bisel.
Otro punto a favor es la posibilidad de combinar la deposición frontal y posterior en un proceso de un solo paso. Esto es muy deseable por razones económicas, de tiempo y de calidad, pero es imposible para muchos SiO.2 Procesos de deposición o crecimiento.
Los principales fabricantes de chips ya han implementado la deposición en bisel en fábricas modernas de todo el mundo. Está demostrando ser un punto de inflexión al permitir una fabricación más predecible y simplificar la integración 3D. Anne Roule, jefa de la división de plataformas de semiconductores de CEA-Leti, señaló recientemente que esto “conduce a rendimientos significativamente mayores y permite a los fabricantes de chips introducir procesos de producción innovadores” que antes no eran factibles. El uso de esta tecnología específica de inclinación puede aumentar significativamente el rendimiento de la línea y del empaque en todo el flujo de obleas de una manera rentable.
Para lograr estos resultados en un entorno de alto volumen, se deben considerar muchos factores, incluida la protección del área activa de la oblea durante la deposición en bisel. Las pilas de películas utilizadas en iBEOL y otros tipos de compuestos multicapa tienen presupuestos térmicos cada vez más ajustados (otra razón por la que los procesos tradicionales de óxido térmico no son adecuados para la deposición en bisel) y son susceptibles a sufrir daños.
Es esencial un control preciso del plasma en la zona del bisel. Un enfoque eficaz es utilizar un plasma toroidal con anillos de inclusión de zona de exclusión de plasma (PEZ) de varios tamaños, lo que permite dar forma precisa al plasma para obtener resultados óptimos en un área controlada con precisión, que incluye hasta 4 mm del borde exterior del plasma que conduce. y Parte posterior de la oblea.
La consideración final es la película depositada en sí, ya que un alto grado de flexibilidad de composición y capacidad de ajuste del perfil físico son requisitos importantes para los ingenieros que requieren soluciones personalizadas para sus situaciones específicas. Los estudios publicados sobre la deposición de bisel iBEOL han demostrado que un SiH4La película de oxinitruro de silicio rica en óxidos ofrece una sólida combinación de pureza, resistencia al grabado en húmedo, calidad del borde adhesivo y protección contra la contaminación metálica, así como «apertura».[s] la forma de procesar[ing of] obleas apiladas complejas con diversos materiales en un entorno FEOL riguroso”.
Resultados en lógica, memoria y empaquetado.
La estrecha colaboración con fabricantes de chips y socios tecnológicos como CEA-Leti ha sido crucial para el desarrollo de soluciones de bisel innovadoras por parte de Lam que proporcionan una mayor estabilidad en el proceso de fabricación. El uso de estas técnicas de deposición de bisel y grabado de bisel ha permitido a los fabricantes de semiconductores realizar más de 100.000 inicios de obleas por mes, produciendo potencialmente millones de chips adicionales en el transcurso de un año, lo que podría valer decenas de millones de dólares.
Según Hideshi Miyajima, gerente de tecnología de procesos de memoria en Kioxia, la introducción de la deposición en bisel en el proceso de fabricación de Kioxia está resultando esencial para «mejorar la calidad del proceso de producción» y su «capacidad de ofrecer almacenamiento flash de próxima generación a escala». [Kioxia’s] Clientes.»
Se ha demostrado que el uso de técnicas de deposición selectiva de PECVD en el perímetro de la oblea aumenta significativamente el rendimiento de los dispositivos y envases para los dispositivos avanzados actualmente en producción.
De cara al futuro, los resultados actuales sugieren que este nivel adicional de control y gestión de las pendientes de las obleas puede ayudar a reducir el riesgo de rendimiento a medida que se adopta una adopción más amplia de tecnologías de empaquetado e interconexión 3D nuevas y altamente sofisticadas en generaciones de procesos de 5 nm y 3 nm y más.
—Jack Chen es director técnico de Lam Research.
[ad_2]