SiTime apunta a la IA con un chip de reloj integrado para centros de datos

Una nueva familia de dispositivos de reloj de alto rendimiento desarrollada por SiTime está adaptada específicamente para la era de la IA. El chip Chorus integra el generador de reloj, el resonador y el oscilador en el mismo paquete, creando lo que la empresa con sede en Santa Clara, California, llama un sistema de reloj en chip de múltiples salidas (ClkSoC).

Al reunir todos estos componentes básicos en lugar de mantenerlos separados, los dispositivos de sincronización MEMS ofrecen una precisión hasta 10 veces mayor para los centros de datos, según SiTime. También requieren un 50% menos de bienes inmuebles.

En cualquier sistema, el resonador es la fuente de todas las señales temporales. Genera una frecuencia que actúa como el latido de un sistema o red para garantizar que los servidores, conmutadores y todos los demás componentes básicos del centro de datos se mantengan según lo programado. Según SiTime, Chorus se diferencia de los relojes tradicionales por incorporar un temporizador basado en su tecnología MEMS. Es importante destacar que está diseñado para resistir el calor y otras condiciones duras que se encuentran en los centros de datos.

"Antes de Chorus, los diseñadores de hardware tenían que utilizar tipos de productos discretos, como relojes, osciladores y resonadores, lo que provocaba una degradación del rendimiento", afirmó Piyush Sevalia, vicepresidente de marketing de SiTime.

¿Cuál es la fuerza impulsora detrás del nuevo enfoque? La nube y otros gigantes tecnológicos que están ampliando las fronteras de la tecnología de IA están agrupando decenas de miles de chips de IA en centros de datos para entrenar tipos más avanzados de IA, incluidos grandes modelos de lenguaje (LLM). Todos estos chips, a su vez, deben comunicarse entre sí más rápido que nunca dentro del mismo servidor, columna de servidores y red general. Esto inevitablemente aumenta la demanda de conectividad de gran ancho de banda y baja latencia.

Si bien los chips de IA transfieren datos entre sí y a la memoria lo más rápido posible, a menudo necesitan transportar datos entre varios dominios de reloj diferentes. Los dispositivos de sincronización garantizan que ninguno de los chips del sistema, desde la CPU hasta los aceleradores de IA que se coordinan con ella y otros chips de IA en la misma red, se adelante o se quede atrás. Es una característica llamada “sincronización de reloj”. El resultado, afirma SiTime, es sólido y la sincronización precisa se vuelve aún más importante.

La desventaja es que los centros de datos están llenos de dispositivos de cronometraje. Cada tarjeta de interfaz de red (NIC) puede tener de uno a tres dispositivos de sincronización, mientras que un solo conmutador puede tener hasta 24.

MEMS: un nuevo enfoque para la sincronización en los centros de datos

SiTime espera llevar la sincronización de alto rendimiento al futuro con su tecnología MEMS de silicio.

Si bien los relojes de cuarzo han sido el estándar de la industria durante décadas, la tecnología está alcanzando sus límites en áreas que van desde la aeroespacial hasta la automoción y el mundo de la conectividad por cable e inalámbrica, según SiTime. Según la empresa, sus temporizadores basados ​​en MEMS están aumentando debido a la mayor precisión, fiabilidad y estabilidad del silicio subyacente. Tesla, por ejemplo, utiliza los chips de sincronización de SiTime en su supercomputadora Dojo.

MEMS también es un ganador en cuanto a confiabilidad. SiTime dijo que sus chips son menos susceptibles a la temperatura, la vibración, los golpes y las interferencias electromagnéticas (EMI), todo lo cual puede representar una amenaza para las señales de sincronización. La principal ventaja de MEMS es que se fabrica de la misma forma que otros chips de silicio.

Esto permite a SiTime integrarlos más fácilmente con otros componentes en un solo chip. Este es el caso de la familia Chorus, que simplifica la arquitectura del reloj del sistema al eliminar la necesidad de una referencia de tiempo separada.

Los generadores de reloj de coro incluyen el resonador, que actúa como referencia de tiempo, el oscilador, que genera la frecuencia de las señales de reloj, y un bucle de bloqueo de fase (PLL) programable para manipular la frecuencia de las señales. Además, la memoria NVM en chip gestiona varias configuraciones del árbol de reloj, la red de distribución de reloj dentro de un sistema. Los primeros chips de la familia, SiT91211 y SiT91213, están disponibles en paquetes QFN compactos de 4 × 4 mm.

El resultado es que un único chip de sincronización de coro puede proporcionar hasta cuatro salidas de reloj diferenciales o hasta ocho salidas LVCMOS de un solo extremo, reemplazando hasta cuatro osciladores simultáneamente. Todas estas salidas son totalmente programables y cada una tiene su propia fuente de alimentación.

SiTime dijo que tiene sentido utilizar relojes de coro en situaciones en las que es necesario coordinar varios SoC diferentes en la misma placa de circuito. En lugar de controlar cada SoC con un oscilador separado en la placa, un único chip Chorus puede enrutar señales de reloj a múltiples procesadores simultáneamente, reemplazando hasta cuatro osciladores. El ahorro de espacio puede ser de hasta el 50% para todo el árbol del reloj. Chorus también admite la sincronización del reloj porque todas las señales de sincronización provienen del mismo PLL.

En los centros de datos, los generadores de reloj suelen estar acoplados con un resonador u oscilador independiente para proporcionar la referencia de reloj de entrada que coordina todo en el sistema. Sin embargo, cuando la señal de sincronización viaja a través de la placa de circuito hasta el dispositivo de reloj, puede quedar expuesta a ruido eléctrico que puede desincronizar el sistema. Cuanto más silicio de IA se instala en el centro de datos, más difícil resulta encontrar un lugar "tranquilo" en el sistema donde se puedan colocar de forma segura los dispositivos de cronometraje.

Esta no es la única desventaja de los relojes tradicionales, afirma SiTime. La impedancia de la fuente de sincronización también debe coincidir con la impedancia del reloj IC conectado a ella, así como con los demás relojes de un sistema.

Al integrar todos los temporizadores necesarios en un solo chip, SiTime dice que Chorus puede resolver estos problemas y reducir la carga de ruido del sistema, así como la cantidad de componentes y la complejidad del circuito.

Circuitos integrados de reloj MEMS: más precisión, más flexibilidad

La flexibilidad es uno de los puntos centrales de los nuevos dispositivos Chorus Clock, que actualmente se están probando para los clientes iniciales.

Los chips tienen un rango de frecuencia programable de forma flexible de 1 a 700 MHz y voltajes de salida de 1,8, 2,5 y 3,3 V, lo que permite a los clientes adaptarlos a diferentes escenarios. Tienen interfaces I2C y SPI para control y comunicación, y los dispositivos también se pueden configurar después de integrarlos en el centro de datos agregando una nueva configuración a la memoria en el chip.

Para manejar las enormes cantidades de datos que llegan a sus centros de datos, los líderes de la nube y otras tecnologías están actualizando a Ethernet de 400 Gbit/s, seguido de cerca por velocidades de datos de 800 Gbit/s y 1,6 Tbit/s. El bus PCIe, la conexión serie de alta velocidad más común en el centro de datos, también duplica su velocidad de datos a 32 GT/s con PCIe Gen 5, y con PCIe Gen 6 la velocidad de datos se duplica a 64 GT/s. Como resultado, los requisitos de sincronización de la IA en términos de fluctuación, deriva y otras métricas se están volviendo más estrictos con el tiempo.

Con una fluctuación de fase RMS de 70 fs, SiTime dice que el chip insignia de la familia puede mantenerse al día con las redes de gran ancho de banda, generalmente basadas en Ethernet, que existen en todo el centro de datos. El otro reloj de la familia, que tiene una fluctuación de 150 fs, es muy adecuado para PCIe y otras conexiones de datos que cierran brechas entre chips en lugar de entre servidores y conmutadores.

Según SiTime, los circuitos integrados del reloj Chorus también son extremadamente robustos frente a las influencias ambientales. Estos incluyen cambios repentinos en la cantidad de calor en un sistema, que pueden afectar la estabilidad de las señales horarias.

Otra característica importante es la estabilidad de frecuencia de ±20 ppm y ±50 ppm en todo el rango de temperatura de funcionamiento de -40 a 105 °C. Estos dispositivos también son resistentes a golpes y vibraciones y ofrecen reducción de interferencias electromagnéticas gracias a su generación de reloj de espectro ensanchado configurable. Cuentan con un alto nivel de reducción de ruido de la fuente de alimentación (PSNR) para evitar que el ruido afecte negativamente la frecuencia de las señales de sincronización en un sistema.

Con el anuncio de Chorus, SiTime dijo que puede cubrir cualquier tipo de dispositivo de cronometraje utilizado en el centro de datos. Chorus se une a su familia Epoch de osciladores controlados por horno (OCXO), que se lanzó el año pasado.

Se espera una mayor disponibilidad de la familia Chorus en la segunda mitad de 2024.

Obtenga más información sobre nuestra cobertura de Embedded World 2024.